A 6.2mW 7b 3.5GS/s time interleaved 2-stage pipelined ADC in 40nm CMOSESSCIRC 2014 - 40th European Solid State Circuits Conference (ESSCIRC)
D'AMICO, STEFANO;
2014-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.